

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

10-2002-0086998

2022

Application Number

출원년월일

2002년 12월 30일 DEC 30, 2002

Date of Application

출 원 Applicant(s) 인 :

엘지.필립스 엘시디 주식회사 LG.PHILIPS LCD CO., LTD.



2003 년 02 월 24 일

투 허

청



【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0002

【제출일자】 2002.12.30

【발명의 명칭】 액정 표시 장치의 데이터 구동 장치 및 방법

【발명의 영문명칭】 MEHTOD AND APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL

DISPLAY

【출원인】

【영칭】 엘지 .필립스 엘시디 주식회사

【출원인코드】 1-1998-101865-5

【대리인】

【성명】 김영호

【대리인코드】 9-1998-000083-1 ·

【포괄위임등록번호】 1999-001050-4

【발명자】

【성명의 국문표기】 권기석

【성명의 영문표기】KWON,Ki Seock【주민등록번호】720219-1775111

【우편번호】 730-130

【주소】 경상북도 구미시 임은동 371-2 대동아파트 1705

【국적】 KR

【발명자】

【성명의 국문표기】 김석수

【성명의 영문표기】 KIM, Seok Su

【주민등록번호】 700612-1768811

【우편번호】 705-813

【주소】 대구광역시 남구 대명11동 1251-7

【국적】 KR

【발명자】

【성명의 국문표기】 김창곤

【성명의 영문표기】KIM, Chang Gone【주민등록번호】690623-1769911



【우편번호】	702–240
【주소】	대구광역시 북구 관음동 1235-10
[국적]	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대 리인 김영 호 (인)
【수수료】	
【기본출원료】	20 면 29,000 원
【가산출원료】	7 면 7,000 원

0 원 0 원

【합계】 36,000 원

【우선권주장료】


【심사청구료】

【첨부서류】 1. 요약서·명세서(도면)\_1통

0 건

0 항





## [요약서]


#### 【요약】

본 발명은 입력된 화소 데이터들을 시분할하여 데이터 라인들에 공급함으로써 데이터 드라이브 IC의 수를 줄이고, 그 경우 데이터 라인들간의 화소 신호 충전 편차를 최소화할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

본 발명의 액정 표시 장치의 데이터 구동 장치는 입력된 화소 데이터를 시분할하여 공급하기 위한 멀티플렉서 어레이와; 상기 멀티플렉서 어레이로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하기 위한 디지탈-아날로그 변환기 어레이와; 상기 디지탈-아날로그 변환가 어레이로부터의 화소 신호들을 출력 채널을 시분할하여 선택적으로 공급하기 위한 디멀티플렉서 어레이와; 상기 디멀티플렉서 어레이로부터 순차적으로 입력된 화소 신호들을 샘플링 및 홀딩하여 데이터 라인들에 공급되어질 모든 화소 신호들이 홀딩되면 그 데이터 라인들에 해당되는 화소 신호들을 동시에 출력하는 출력 버퍼어레이를 구비하는 것을 특징으로 한다.

#### 【대표도】

도 4



#### 【명세서】

## 【발명의 명칭】

액정 표시 장치의 데이터 구동 장치 및 방법{MEHTOD AND APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY}

#### 【도면의 간단한 설명】

도 1은 종래 액정 표시 장치의 구성을 개략적으로 도시한 블록도.

도 2는 도 1에 도시된 데이터 드라이버를 구성하는 데이터 드라이브 집적 회로의 상세 구성을 도시한 블록도.

도 3은 본 발명의 실시 예에 따른 데이터 드라이브 집적 회로의 구성을 도시한 블록도.

도 4는 도 3에 도시된 데이터 드라이브 집적 회로의 구동 파형도.

#### <도면의 주요부분에 대한 설명>

2 : 액정 표시 패널 4 : 게이트 드라이버

6: 데이터 드라이버 8: 타이밍 제어부

10 : 기준 감마 전압부 12, 42 : 데이터 드라이브 IC

14, 44 : 신호 제어부 16, 46 : 감마 전압부

18, 48 : 쉬프트 레지스터 어레이 20, 50 : 래치 어레이

22, 52 : DAC 어레이 24, 54 : P 디코더

26, 56 : N 디코더 28, 58 : MUX1

30, 60 : 출력 버퍼 어레이 21, 51 : DAC

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<15> 본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 드라이버의 구성을 단순화시킬 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법에 관한 것이다.

<16> 액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 화소 매트릭스를 갖는 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.

<17> 구체적으로, 액정 표시 장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정 표시 패널(2)과, 액정 표시 패널(2)의 게이트 라인들(GLO 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정 패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 데이터 드라이버(6)에 기준 감마 전압들을 공급하기 위한 기준 감마 전압부(10)를 구비한다.

<18> 액정 표시 패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소 신호



에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(TFT)들을 구비한다.

- 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급되는 경우 턴-온되어 데이터 라인(DL)으로부터의 화소 신호를 액정셀(Clc)에 공급한다. 그리고, 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터 게이트로우 전압(VGL)이 공급되는 경우 턴-오프되어 액정셀(Clc)에 충전된 화소 신호가 유지되게 한다.
- 액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 박막 트랜지스터(TFT)에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(Clc)은 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다.
- ✓21> 게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스를 공급한다. 그리고, 게이트 드라이버(14)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 상기 스캔 펄스의 펄스 폭을 타이밍 제어부(8)로부터의 게이트 출력 이네이블(Gate Output Enable; 이하, GOE라 함) 신호에 따라 제어하게 된다. 이러한



게이트 드라이버(4)는 게이트 라인들(GLO 내지 DLn)을 분할하여 구동하기 위한 다수개의 게이트 드라이브 IC들(Integrated Circuit)을 포함하게 된다.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 필스(Source Start Pulse; 이하, SSP라 함)을 소스 쉬프트 클럭(Source Shift Clock; 이하, SSC라 함)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 상기 SSC에 따라 입력되는 화소 데이터(RGB)를 상기 샘플링 신호에 따라 래치한 후 소스 출력 이네이 블(Source Output Enable; 이하, SOE라 함) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(6)는 라인 단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소 신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소 신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어(이하, POL이라 함) 신호에 응답하여 그화소 신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(6)는 상기 SOE 신호에 응답하여 상기 화소 신호가 데이터 라인들(DL1 내지 DLm)에 공급되는 기간을 결정한다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 드라이브 IC들을 포함하게 된다.

타이밍 제어부(8)는 게이트 드라이버(4)를 제어하는 GSP, GSC, GOE 신호 등을 발생하고, 데이터 드라이버(6)를 제어하는 SSP, SSC, SOE, POL 신호 등을 발생한다. 이 경우, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이 불(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터 (RGB)의 전송 타이밍을 결정하는 도트 클릭(Dot Clock; DCLK)을 이용하여 상기 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.



<24> 도 2는 도 1에 도시된 데이터 드라이버(6)에 포함되는 데이터 드라이브 IC의 상세 구성을 도시한 블록도이다.

- 도 2에 도시된 데이터 드라이브 IC(12)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(18)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력 하기 위한 래치 어레이(20)와, 래치 어레이(20)로부터의 화소 데이터들을 아날로그 화소 신호로 변환하기 위한 디지털-아날로그 변환(이하, DAC라 함) 어레이(22)와, DAC 어레 이(22)로부터의 화소 신호를 완충하여 출력하기 위한 출력 버퍼 어레이(30)를 구비한다. 또한, 데이터 드라이브 IC(12)는 타이밍 제어부(8)로부터 공급되는 각종 제어신호들 (SSC, SSP, SOE, REV, POL)과 화소 데이터를 중계하는 신호 제어부(14)와, DAC 어레이 (22)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전압부(16)를 추가로 구비한다 . 이러한 구성을 가지는 데이터 구동 IC들(12)은 도 1에 도시된 m개의 데이터 라인들 (DL1 내지 DLm) 중 k개의 데이터 라인들(DL1 내지 DLk)을 구동하게 된다.
- <26> 신호 제어부(14)는 도 1에 도시된 타이밍 제어부(8)로부터의 각종 제어 신호들 (SSP, SSC, SOE, REV, POL)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다.
- '27' 감마 전압부(16)는 도 1에 도시된 기준 감마 전압부(10)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(22)로 출력한다. 이 경우, 감마 전압부(16)는 액정셀(Clc) 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성 (+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급하게 된다.
- 〈28〉 쉬프트 레지스터 어레이(18)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부
  (14)로부터의 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.

· 1020020086998 출력 일자: 2003/2/25

<29> 래치 어레이(20)는 쉬프트 레지스터 어레이(18)로부터의 샘플링 신호에 응답하여 신호 제어부(14)로부터의 화소 데이터들을 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여, 래치 어레이(20)는 k개의 화소 데이터를 래치하기 위하여 k개의 래 치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하 는 크기를 갖게 된다. 특히 타이밍 제어부(8)는 전송 주파수를 줄이기 위하여 화소 데 이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각은 적(R), 녹(G), 청 (B) 화소데이터를 포함한다. 이에 따라 래치 어레이(20)는 샘플링 신호마다 신호 제어 부(14)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(20)는 신호 제어부(14)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력하게 된다. 이 경우, 래치 어레이(20)는 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게 끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(8)에서 데이 터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘 어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다.

OAC 어레이(22)는 래치 어레이(20)로부터의 화소 데이터들을 동시에 정극성 및 부 극성의 아날로그 화소 신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(22)는 k개의 DAC들(21)을 구비하고, DAC들(21) 각각은 P(Positive) 디코더(24) 및 N(Negative) 디코더(26)와, P 디코더(24) 및 N 디코더(26)의 출력 신호를 선택적으로 출 력하기 위한 멀티플렉서(Multiplexer; 이하, MUX라 함)(28)를 구비한다.




OAC들(21) 각각에 포함되는 P 디코더(24)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 정극성 감마 전압들을 이용하여 정극성(Vcom기준) 아날로그 화소 신호로 변환하여 출력하게 된다.

VAC들(21) 각각에 포함되는 N 디코더(26)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 부극성 감마 전압들을 이용하여 부극성(Vcom기준) 아날로그 화소 신호로 변환하여 출력하게 된다.

C33> DAC들(21) 각각에 포함되는 MUX(28)는 신호 제어부(14)로부터의 POL 신호에 응답하여 P 디코더(24)로부터의 정극성 화소 신호와 N 디코더(26)로부터의 부극성 화소 신호 중 어느 하나의 화소 신호를 선택하여 출력하게 된다.

\*34> 출력 버퍼 어레이(32)는 k개의 출력 버퍼들(32)을 구비하고, 그 출력 버퍼들(32)
각각은 데이터 라인들(DL1 내지 DLk) 각각에 직렬로 접속되어진 전압 추종기(Voltage follower) 등으로 구성된다. 이러한 출력 버퍼들(32) 각각은 DAC 어레이(22)로부터의
화소 신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk) 각각으로 출력하게 된다.

이와 같이, 종래의 데이터 구동 IC들(12) 각각은 k개의 데이터 라인들(DL1 내지 DLk)을 구동하기 위하여 P 디코더(24) 및 N 디코더(26)와 MUX(28) 각각을 포함하여 비교적 복잡한 구성을 가지는 k개의 DAC들(22)을 구비해야만 한다. 이에 따라, 종래의 데이터 드라이브 IC들(12)은 복잡한 구성으로 제조단가가 액정표시모듈 전체 제조단가의 20-30%를 차지할 정도로 높으므로 이의 사용량을 줄여 제조단가를 줄일 수 있는 방안이요구된다.



또한, 데이터 드라이브 IC를 단순 통합하여 그의 갯수를 줄이는 방안이 고려될 수 있으나, 데이터 드라이브 IC를 단순 통합하는 경우 IC의 크기가 증대되어 그 IC가 실장 되며 면적 대비 상대적으로 높은 제조단가를 갖는 테이프 캐리어 패키지(TCP)의 비용이 상승되고 그 테이프 캐리어 패키지의 불량율이 높다는 문제점이 있다.

#### 【발명이 이루고자 하는 기술적 과제】

<37> 따라서, 본 발명의 목적은 입력된 화소 데이터들을 시분할하여 데이터 라인들에 공급함으로써 데이터 드라이브 IC의 수를 줄이고, 그 경우 데이터 라인들간의 화소 신호 충전 편차를 최소화할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

## 【발명의 구성 및 작용】

상기 목적을 달성하기 위하여, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치는 입력된 화소 데이터를 시분할하여 공급하기 위한 멀티플렉서 어레이와; 상기 멀티플렉서 어레이로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하기 위한 디지탈-아날로그 변환기 어레이와; 상기 디지탈-아날로그 변환가 어레이로부터의 화소 신호들을 출력 채널을 시분할하여 선택적으로 공급하기 위한 디멀티플렉서 어레이와; 상기 디멀티플렉서 어레이로부터 순차적으로 입력된 화소 신호들을 샘플링 및 홀딩하여 데이터 라인들에 공급되어질 모든 화소 신호들이 홀딩되면 그 데이터 라인들에 해당되는 화소 신호들을 동시에 출력하는 출력 버퍼 어레이를 구비하는 것을 특징으로 한다.



- 상기 출력 버퍼 어레이는 상기 디멀티플렉서 어레이의 출력 채널 각각에 접속된 홀딩용 캐패시터와; 상기 디멀티플렉서 어레이의 출력 채널들 중 오드 또는 이븐 출력 채널에서 상기 홀딩용 캐패시터 이전단에 접속되어 제어 신호에 응답하여 입력된 화소 신호를 샘플링하는 스위치 소자와; 상기 홀딩용 캐패시터 각각에 접속된 출력 버퍼와; 입력 소스 출력 이네이블 신호에 응답하여 상기 출력 버퍼를 경유한 화소 신호들을 상기데이터 라인들에 동시에 공급하는 제2 멀티플렉서 어레이를 구비하는 것을 특징으로 한다.
- 상기 제2 멀티플렉서 어레이는 상기 소스 출력 이네이블 신호가 제1 전압 상태인 경우 상기 출력 버퍼를 경유한 화소 신호들을 상기 데이터 라인에 공급하고, 제2 전압 상태인 경우 입력 공통 전압을 상기 데이터 라인에 공통적으로 공급하는 것을 특징으로 한다.
- 그리고, 본 발명은 입력 소스 스타트 펄스를 입력 소스 쉬프트 클럭에 따라 순차적으로 쉬프트시켜 샘플링 신호를 발생하는 쉬프트 레지스터 어레이와; 상기 샘플링 신호에 응답하여 입력되는 화소 데이터들을 소정 단위씩 순차적으로 래치한 후 상기 소스 출력 이네이블 신호에 응답하여 래치된 화소 데이터들을 동시에 상기 멀티플렉서 어레이로 출력하는 래치 어레이를 추가로 구비하는 것을 특징으로 한다.
- 《42》 상기 디지탈-아날로그 변환기 어레이는 상기 멀티플렉서 어레이의 출력 채널에 각각 접속된 디지털-아날로그 변환기들를 구비하고, 상기 디지털-아날로그 변환기 각각은 상기 디지털 화소 데이터를 상기 공통 전압을 기준으로 한 정극성 화소 신호로 변환하기위한 정극성 디코더와; 상기 디지털 화소 데이터를 상기 공통 전압을 기준으로 한 부극성 화소 신호로 변환하기 위한 부극성 디코더와; 상기 정극성 디코더 및 부극성 디코더

의 출력을 입력 극성 제어 신호에 따라 선태적으로 공급하는 멀티플렉서를 구비하는 것을 특징으로 한다.

- 본 발명에 따른 액정 표시 장치의 데이터 구동 방법은 입력된 디지털 화소 데이터를 시분할하여 공급하는 단계와; 상기 시분할된 디지털 화소 데이터를 아날로그 화소 신호로 변환하는 단계와; 상기 아날로그 화소 신호를 출력 채널들을 시분할하여 선택적으로 공급하는 단계와; 상기 출력 채널들을 통해 먼저 입력되는 화소 신호들을 샘플링 및 홀딩하고, 그 다음 입력되는 화소 신호들을 홀딩하여 홀딩된 화소 신호들을 해당 데이터라인들에 동시에 공급하는 단계를 포함하는 것을 특징으로 한다.
- 상기 홀딩된 화소 신호들을 입력 소스 출력 이네이블 신호에 응답하여 그 소스 출력 이네이블 신호가 제1 전압 상태일 때 해당 데이터 라인들에 동시에 공급하는 것을 특징으로 한다.
- 본 발명은 상기 소스 출력 이네이블 신호가 제2 전압 상태일 때 입력 공통 전압을 상기 데이터 라인들에 공통으로 공급하는 단계를 추가로 포함하는 것을 특징으로 한다.
- <46> 상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <47> 이하, 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
- 도 3은 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 구동 장치, 즉 데이터 드라이브 IC(42)의 상세 구성을 도시한 것이다.

도 3에 도시된 데이터 드라이브 IC(42)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(48)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력 하기 위한 래치 어레이(50)와, 래치 어레이(50)로부터의 화소 데이터들을 시분할하여 공 급하기 위한 제1 MUX 어레이(70)와, 제1 MUX 어레이(70)에서 시분할된 화소 데이터들을 아날로그 화소 신호로 변환하기 위한 DAC 어레이(52)와, 출력 채널을 시분할하여 DAC 어 레이(52)로부터의 화소 신호를 출력하기 위한 DEMUX 어레이(80)와, DEMUX 어레이(80)로 부터의 화소 신호를 샘플링 및 흘당하여 동시에 출력하기 위한 출력 버퍼 어레이(60)를 구비한다. 또한, 데이터 드라이브 IC(42)는 타이밍 제어부(도시하지 않음)로부터 공급 되는 각종 제어신호들(SSC, SSP, SOE, REV, POL, SH)과 화소 데이터를 중계하는 신호 제 어부(44)와, DAC 어레이(52)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전압부(46)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(42)은 2k개의 데이터 라인들(DL1 내지 DL2k)을 구동하게 된다.


<50> 신호 제어부(44)는 타이밍 제어부(도시하지 않음)로부터의 각종 제어 신호들(SSP, SSC, SOE, REV, POL 등)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다.


\*\* 감마 전압부(46)는 기준 감마 전압부(도시하지 않음)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(52)로 출력한다. 이 경우, 감마 전압부(46)는 액정셀 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성(+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급하게 된다.

〈52〉 쉬프트 레지스터 어레이(48)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부 (44)로부터 도 4에 도시된 바와 같이 입력되는 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.

래치 어레이(50)는 쉬프트 레지스터 어레이(48)로부터의 샘플링 신호에 응답하여 <53> 신호 제어부(44)로부터의 화소 데이터들(DATA)을 일정 단위씩 순차적으로 샘플링하여 래 치하게 된다. 이를 위하여, 래치 어레이(50)는 k개의 화소 데이터를 래치하기 위하여 k 개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하는 크기를 갖게 된다. 특히 타이밍 제어부(도시하지 않음)는 전송 주파수를 줄이 기 위하여 화소 데이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각 은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라 래치 어레이(50)는 샘플링 신호마다 신호 제어부(44)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개씩의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(50)는 신 호 제어부(44)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력 하게 된다. 이 경우, 래치 어레이(50)는 데이터 반전 선택 신호(REV)에 응답하여 트랜 지션 비트수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이 밍 제어부(도시하지 않음)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게 끔 변조하여 공급하기 때문이다.

<54> 제1 MUX 어레이(70)는 래치 어레이(50)로부터의 화소 데이터를 시분할하여 DAC 어레이(60)로 공급한다. 예를 들면, 제1 MUX 어레이(70)는 래치 어레이(50)에서 공급되는 2k개의 화소 데이터를 k개씩 화소 데이터, 즉 오드 화소 데이터들과 이븐 화소 데이터들로 시분할하여 DAC 어레이(52)로 출력한다.





OAC 어레이(52)는 제1 MUX 어레이(51)에서 시분할된 k개씩의 화소 데이터들을 정극성 및 부극성의 아날로그 화소 신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(52)는 k개의 DAC들(51)을 구비하고, DAC들(51) 각각은 P 디코더(54) 및 N 디코더(56)와, P 디코더(54) 및 N 디코더(56)의 출력 신호를 선택적으로 출력하기 위한 제2 MUX들(58)을 구비한다.

OAC들(51) 각각에 포함되는 P 디코더(54)는 제1 MUX 어레이(70)로부터 입력되는 디지털 화소 데이터를 감마 전압부(46)로부터의 정극성 감마 전압들을 이용하여 정극성 (Vcom 기준) 아날로그 화소 신호로 변환하여 출력하게 된다.

Vcom 기준) 아날로그 화소 신호로 변환하여 출력하게 된다.


DAC들(51) 각각에 포함되는 제2 MUX(58)는 신호 제어부(44)로부터의 POL 신호에 응답하여 P 디코더(54)로부터의 정극성 화소 신호와 N 디코더(56)로부터의 부극성 화소 신호 중 어느 하나의 화소 신호를 선택하여 출력하게 된다.

(59) 이러한 k개의 DAC들(51)을 포함하는 DAC 어레이(52)는 제1 MUX 어레이(70)에 의해 시분할된 k개의 디지털 화소 데이터들을 아날로그 화소 신호로 변환하여 출력하게 된다. 예를 들어, 상기 제1 MUX 어레이(70)에 의해 2k개의 화소 데이터들이 k개의 오드 화소 데이터들과 k개의 이븐 화소 데이터들로 시분할되어 입력되는 경우 DAC 어레이(52)는 먼저 입력된 이븐(또는 오드) 화소 데이터들을 아날로그 오드 화소 신호들로 변환하여 출력하고, 그 다음 입력된 오드(또는 이븐) 화소 데이터들을 아날로그 이븐 화소 신호들로 변환하여 출력하게 된다.

\*60> DEMUX 어레이(80)는 2k개의 출력 채널을 시분할하여 DAC 어레이(52)로부터 출력되는 k개의 화소 신호들을 공급하게 된다. 이를 위하여, DEMUX 어레이(80)는 DAC 어레이(52)로부터의 k개의 화소 신호들을 각각 입력하기 위한 k개의 DEMUX들(82)을 구비하게된다. 예를 들어, DAC 어레이(52)로부터 먼저 k개의 이븐(또는 오드) 화소 신호들이 입력되면 DEMUX들(82) 각각은 이븐 출력 채널을 선택하여 입력된 이븐 화소 신호를 공급한다. 그 다음, DAC 어레이(52)로부터 오드(또는 이븐) 화소 신호들이 입력되면 DEMUX들(82) 각각은 오드 출력 채널을 선택하여 입력된 오드 화소 신호를 공급한다.

\*61> 출력 버퍼 어레이(60)는 DEMUX 어레이(52)로부터 먼저 입력되는 k개의 화소 신호들을 샘플링 및 홀딩을 샘플링하여 홀딩하고, 이어서 입력되는 나머지 k개의 화소 신호들을 샘플링 및 홀딩하여 2k개의 데이터 라인들(DL1 내지 DL2k) 각각에 화소 신호를 동시에 공급하게 된다. 이를 위하여, 출력 버퍼 어레이(60)는 DEMUX 어레이(80)로부터 출력되는 화소 신호를 샘플링 및 홀딩하기 위한 샘플링 및 홀딩부(84)와, 샘플링 및 홀딩부(84) 로부터의 화소 신호를 완충하여 출력하기 위한 출력 버퍼들(62)과, 출력 버퍼들(62)로부터의 화소 신호를 소스 출력 이네이블(SOE) 신호에 응답하여 출력하기 위한 제3 MUX 어레이(64)를 구비한다.

생플링 및 홀딩부(84)는 오드 채널에 접속된 오드 홀딩용 캐패시터(Co)와, 이븐 채널에 접속된 이븐 홀딩용 캐패시터(Ce)와, 오드(또는 이븐) 홀딩용 캐패시터(Co) 이전단에 접속된 스위치 소자(SW)를 구비한다. 스위치 소자들(SW)은 도 4에 도시된 바와 같이신호 제어부(44)로부터 입력되는 오드/이븐 신호(ODD/EVEN)가 특정 상태, 예를 들면 로우 상태가 되는 오드 샘플링 구간에서만 턴-온된다. 이렇게 오드 샘플링 구간에서 턴-온된 스위치 소자들(SW)은 도 4에 도시된 바와 같이 DEMUX 어레이(80)로부터 오드 채널



을 통해 입력되는 오드 화소 신호(ODD)를 샘플링하여 오드 홀딩용 캐패시터(Co)에 홀딩되게 된다. 그리고, 스위치 소자들(SW)은 오드/이븐 신호(ODD/EVEN) 상기 오드 샘플링구간과 상반된 상태, 예를 들면 하이 상태인 구간에서는 턴-오프된다. 이때, 이븐 홀딩용 캐패시터(Ce)는 도 4에 도시된 바와 같이 DEMUX 어레이(80)로부터 이븐 채널을 통해입력되는 이븐 화소 신호(EVEN)를 홀딩하게 된다.

(Ce)에 홀딩된 오드 화소 신호 및 이븐 화소 신호는 출력 버퍼(62)를 통해 신호 완충되어 제3 MUX 어레이(64)로 공급된다.


제3 MUX 어레이(64)는 다음 수평 기간에서 신호 제어부(44)를 통해 입력되는 소스 출력 이네이블 신호(SOE)에 응답하여 출력 버퍼(62)를 통해 입력된 오드 화소 신호 및 이븐 화소 신호를 데이터 라인들(DL1 내지 DL2k) 각각으로 공급하거나, 공통 전압(Vcom)을 데이터 라인들(DL1 내지 DL2k)에 공통적으로 공급하게 된다. 이를 위하여, 제3 MUX 어레이(64)를 출력 버퍼(62)와 데이터 라인(DL) 사이마다 접속된 제3 MUX들(68)을 구비한다. 이러한 제3 MUX들(68) 각각은 다음 수평 기간의 소스 출력 이네이블 신호(SOE)에 응답하여 출력 버퍼(62)로부터의 화소 신호 또는 공통 전압(Vcom)을 각각의 데이터 라인(DL)으로 공급하게 된다.

《65》 예를 들면, 제3 MUX 어레이(64)는 도 4에 도시된 바와 같이 다음 수평 기간에서 소스 출력 이네이블 신호(SOE)가 로우 상태가 되면 출력 버퍼(62)를 통해 입력된 오드 화소 신호 및 이븐 화소 신호를 데이터 라인들(DL1 내지 DL2k) 각각으로 공급하게 된다.이에 따라, 데이터 라인들(DL1 내지 DL2k) 각각에는 도 4에 도시된 바와 같이 소스 출력이네이블 신호(SOE)가 로우 상태가 되는 시점에서부터 출력 버퍼들(62)로부터 공급된 출

력 화소 신호(Output)가 충전된다. 이 결과, 화소 데이터가 시분할되어 아날로그 화소 신호들로 변환될지라도 데이터 라인들(DL1 내지 DL2k)에는 출력 화소 신호들(Output)이 동시에 공급되므로 데이터 라인들(DL1 내지 DL2k) 간에 충전 시간차로 인한 출력 편차를 방지할 수 있게 된다. 반면에, 제3 MUX 어레이(64)는 도 4에 도시된 바와 같이 소스 출력 이네이블 신호(SOE)가 하이 상태가 되면 외부로부터 입력된 공통 전압(Vcom)을 데이터 라인들(DL1 내지 DL2k)에 공통적으로 공급하게 된다.

#### 【발명의 효과】

- 《66》 상술한 바와 같이, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 방법에서는 화소 데이터를 시분할하여 아날로그 화소 신호로 변환함으로써 DAC 수를 줄일 수 있게 된다. 이에 따라, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 방법에의하면 데이터 구동 IC의 채널수를 증가시켜 데이터 구동 IC 및 TCP의 수를 종래대비 1/2로 줄일 수 있게 되므로 액정 표시 장치의 제조비용을 낮출 수 있게 된다.
- 또한, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 방법은 시분할되어 변환된 아날로그 화소 신호를 샘플링 및 홀딩하여 모든 출력 채널의 화소 신호가 홀딩되면 동시에 데이터 라인들로 공급함으로써 데이터 라인들간의 출력 편차를 방지할 수 있게 된다.
- 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적



범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

#### 【특허청구범위】

## 【청구항 1】

입력된 화소 데이터를 시분할하여 공급하기 위한 멀티플렉서 어레이와;

상기 멀티플렉서 어레이로부터의 디지털 화소 데이터를 아날로그 화소 신호로 변환하기 위한 디지탈-아날로그 변환기 어레이와;

상기 디지탈-아날로그 변환가 어레이로부터의 화소 신호들을 출력 채널을 시분할하여 선택적으로 공급하기 위한 디멀티플렉서 어레이와;

상기 디멀티플렉서 어레이로부터 순차적으로 입력된 화소 신호들을 샘플링 및 홀딩하여 데이터 라인들에 공급되어질 모든 화소 신호들이 홀딩되면 그 데이터 라인들에 해당되는 화소 신호들을 동시에 출력하는 출력 버퍼 어레이를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

#### 【청구항 2】

제 1 항에 있어서.

상기 출력 버퍼 어레이는

상기 디멀티플렉서 어레이의 출력 채널 각각에 접속된 홀딩용 캐패시터와;

상기 디멀티플렉서 어레이의 출력 채널들 중 오드 또는 이븐 출력 채널에서 상기 홀딩용 캐패시터 이전단에 접속되어 제어 신호에 응답하여 입력된 화소 신호를 샘플링하 는 스위치 소자와;

상기 홀딩용 캐패시터 각각에 접속된 출력 버퍼와;



입력 소스 출력 이네이블 신호에 응답하여 상기 출력 버퍼를 경유한 화소 신호들을 상기 데이터 라인들에 동시에 공급하는 제2 멀티플렉서 어레이를 구비하는 것을 특징으 로 하는 액정 표시 장치의 데이터 구동 장치.

## 【청구항 3】

제 2 항에 있어서,

상기 제2 멀티플렉서 어레이는 상기 소스 출력 이네이블 신호가 제1 전압 상태인 경우 상기 출력 버퍼를 경유한 화소 신호들을 상기 데이터 라인에 공급하고, 제2 전압 상태인 경우 입력 공통 전압을 상기 데이터 라인에 공통적으로 공급하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

#### 【청구항 4】

제 1 항에 있어서,

입력 소스 스타트 펄스를 입력 소스 쉬프트 클릭에 따라 순차적으로 쉬프트시켜 샘플링 신호를 발생하는 쉬프트 레지스터 어레이와;

상기 샘플링 신호에 응답하여 입력되는 화소 데이터들을 소정 단위씩 순차적으로 래치한 후 상기 소스 출력 이네이블 신호에 응답하여 래치된 화소 데이터들을 동시에 상 기 멀티플렉서 어레이로 출력하는 래치 어레이를 추가로 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

## 【청구항 5】

제 2 항에 있어서.

상기 디지탈-아날로그 변화기 어레이는



상기 멀티플렉서 어레이의 출력 채널에 각각 접속된 디지털-아날로그 변환기들를 구비하고,

상기 디지털-아날로그 변환기 각각은

상기 디지털 화소 데이터를 상기 공통 전압을 기준으로 한 정극성 화소 신호로 변환하기 위한 정극성 디코더와;

상기 디지털 화소 데이터를 상기 공통 전압을 기준으로 한 부극성 화소 신호로 변환하기 위한 부극성 디코더와;

상기 정극성 디코더 및 부극성 디코더의 출력을 입력 극성 제어 신호에 따라 선태 . 적으로 공급하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.

## 【청구항 6】

입력된 디지털 화소 데이터를 시분할하여 공급하는 단계와;

상기 시분할된 디지털 화소 데이터를 아날로그 화소 신호로 변환하는 단계와;

상기 아날로그 화소 신호를 출력 채널들을 시분할하여 선택적으로 공급하는 단계와

상기 출력 채널들을 통해 먼저 입력되는 화소 신호들을 샘플링 및 홀딩하고, 그 다음 입력되는 화소 신호들을 홀딩하여 홀딩된 화소 신호들을 해당 데이터 라인들에 동시에 공급하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.

#### 【청구항 7】

제 6 항에 있어서,



상기 홀딩된 화소 신호들을 입력 소스 출력 이네이블 신호에 응답하여 그 소스 출력 이네이블 신호가 제1 전압 상태일 때 해당 데이터 라인들에 동시에 공급하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.

## 【청구항 8】


제 6 항에 있어서,

상기 소스 출력 이네이블 신호가 제2 전압 상태일 때 입력 공통 전압을 상기 데이터 라인들에 공통으로 공급하는 단계를 추가로 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.




【도면】








# [도 2]





[도 3]





# [도 4]

